[转载]ASML交付2nm制程光刻机，这颗工业皇冠上的明珠，中国何时摘走？+美人防水[8P]

 

虽然体积只有卡车车厢的大小，但2nm制程光刻机，放在全世界任何一个国家和地区，都是极亮眼的存在！

ASML交付了史上第一台2nm制程光刻机。并感慨，这项“耗时十年的开创性科学和系统工程值得鞠一躬”。与上一代光刻机相比，新的光刻机把数值孔径（NA）从0.33增加到0.55，使其拥有更强的聚光和分辨能力，能够处理更加精细的尺寸。

这也是半导体制程进化的路线之一。

芯片的制程越小，性能和制作难度就越高，能耗和成本就越低。现在一个2纳米的芯片上，已经可以加工出500亿个极微小的晶体管。而这种发展依然在快速进行。

 

很多人可能并不明白制作芯片的难度，芯片从14纳米、7纳米、5纳米、3纳米，无外乎等比例缩小，真的就那么困难？按照这个逻辑，换一台更精细的光刻机等比例缩小尺寸制作，不就行了吗？

理论上讲，确实可以。按照这个思路，2纳米甚至1纳米的芯片都可以这样做出来。但理论归理论，在实际制作中，制作到3纳米就很难了，甚至可以说达到了瓶颈。

因为晶体管缩小可以降低单个晶体管的功耗，同时会降低整体芯片的供电电压，就是我们常说的功耗降低，发热减少。但实际上，晶体管缩小集成度提升，反而会带来单位面积的功耗的提升。

如果使用2000年前后的芯片制成技术，按照摩尔定律的发展，仅仅十年后，芯片的功耗密度会达到火箭发动机的水平。这样的等比例缩小方式，芯片根本是无法正常工作的。

所以，晶体管不是任意缩小就可行的。它有一个重要的缩小前提，即电场不变，晶体管的模型就不需要改变。物理公式中，电场等于电压除以尺寸。等比降低电压后，尺寸也要降低。

这就是晶体管技术节点以130nm、90nm、65nm、45nm、32nm、22nm、14nm、10nm、7nm、5nm推进的原因。

 

除此之外，芯片到了这个大小，电子通过芯片中的绝缘层时，会发生隧穿效应。这是一种重要的量子力学现象，用好了可以让电子通过量子隧道效应穿越绝缘层并实现电子在芯片中的高速传输，大大提升性能。用不好就是严重的漏电现象，不仅良品率极低，芯片也无法正常使用。

随着芯片尺寸的不断缩小，绝缘层的厚度也会进一步减小，芯片隧道效应的应用要求也更高。而如何用好，就需要更多的突破和创新，这就导致无法重复之前的技术堆叠。

所以，3nm以下的芯片制程，必须使用全新的技术去革新，才能解决问题，而如何做到这一点，可能就是目前最伟大的技术挑战之一了，也是芯片产业的主要瓶颈之一。

ASML用了十年时间，完成这项巨大的工程。该2nm制程的极紫外光刻机被交付给了英特尔，每台成本就超过3亿美元。这意味着全球半导体供应链可能又将发生新的巨变。

 

光刻机的制作被誉为人类工业明珠之一，有些不同于航天和基建。航空航天的空间站如同长城般规模浩大，但人力物力尽到了，虽慢但会前行。并且可以在前进中不断成长！

光刻机的制作，则如同米粒上刻字，手上纵有千万力量，如果找不到方法，不突破“眼前”的技术瓶颈，就很难真正的“举重若轻”。属于会被“卡住”的技术关卡，有些一夫当关，万夫难开的架势！

 

这也是美西方为何会在芯片技术上设置更多门槛的原因。不过，这种“瓶颈”有利有弊。一旦突破，就是天堑变通途，远没有建造长城那般宏大与漫长，属于悟了就真悟了。

最后，期待我们的科学家们能早日研究出完全自主知识产权的光刻机，彻底解决“芯片”卡脖子问题！摘下这颗“著名”的工业明珠，拥有我们自己的新进制程光刻机！

我觉得，这一天其实已经不远了。您觉得，光刻机这颗工业皇冠上的明珠，我们何时摘走？

防水图
 

 

 

 

 

 

 

 

赞(180)